CPU Architecture
光子处理器碳纳米管神经形态量子混合
Candies 处理器架构
后硅时代——从光子计算到神经形态芯片，突破冯·诺依曼瓶颈
处理器架构域聚焦后硅时代的计算范式革新，涵盖光子处理器、碳纳米管晶体管(CNTFET)、神经形态芯片、量子-经典混合处理器与可重构计算架构(RCGA)五大技术路线。通过三维堆叠、近存计算与存算一体等架构创新，突破传统冯·诺依曼架构的内存墙与功耗墙，实现从边缘 AI 到百亿亿次超算的全场景覆盖。
核心指标
- 10¹⁸FLOPS
算力目标
- 1nm
制程节点
- 1000×
能效提升
- 100+层
三维堆叠层数
Core technologies
核心技术能力
从后硅时代处理器到宇宙尺度文件系统，全栈计算科学技术能力覆盖基础研究到工程落地。
光子处理器
以光子替代电子进行信息处理，利用硅基光子波导实现超低功耗、超宽带宽的片上光互连与光逻辑运算。光子处理器在矩阵乘法、傅里叶变换等线性运算上具有天然优势，AI 推理能耗可降低 2-3 个数量级。
- 能效提升 1000×
- 带宽密度 100Tbps/mm²
碳纳米管晶体管
碳纳米管(CNT)作为一维纳米材料，具有超越硅的载流子迁移率和极低的关态泄漏电流。CNTFET 在 1nm 以下制程节点展现出优异的静电控制能力，有望接棒硅基 FinFET 成为下一代主流晶体管技术。
- 迁移率 10× 硅
- 泄漏电流 1/100
神经形态芯片
模仿生物神经元与突触的脉冲神经网络(SPN)硬件实现，采用事件驱动的异步计算模式。Intel Loihi 2 与 IBM NorthPole 等芯片已在边缘 AI 推理中展示出极高的能效比，适合实时感知与自适应决策场景。
- 能效比 100 TOPS/W
- 神经元数 10⁶
量子-经典混合处理器
将量子加速器(QPU)与经典 CPU/GPU 深度集成，通过量子-经典协同编译器自动划分计算任务。量子退火器用于优化问题，量子门电路用于模拟与密码学，经典处理器处理控制流与 I/O，形成互补计算架构。
- 量子比特 1000+
- 量子体积 2²⁰
三维堆叠与近存计算
通过硅通孔(TSV)与混合键合技术实现多层芯片的垂直堆叠，将存储器与逻辑单元物理紧耦合。近存计算(Processing-Near-Memory)在 DRAM/HBM 堆叠层内嵌入计算单元，消除数据搬运瓶颈，带宽提升 10-100 倍。
- 堆叠层数 100+
- 带宽提升 100×
可重构计算架构(RCGA)
FPGA 的终极进化——大规模可重构计算阵列可根据应用需求动态切换计算拓扑，在通用性与专用性之间取得最优平衡。RCGA 支持运行时硬件重配置，同一芯片可灵活适配 AI 推理、信号处理、密码学等多种工作负载。
- 重配置时间 <1μs
- 利用率 95%+
Architecture
后硅时代处理器系统架构
从量子加速层到光互连网络的六层核心架构——量子-经典混合加速层提供指数级算力，三维堆叠存储层消除内存墙，光子互连网络层实现超低延迟通信，神经形态感知层处理实时事件流，可重构逻辑层动态适配工作负载，统一调度层协同管理异构资源。
量子-经典混合加速层
量子退火器与量子门电路通过低温封装与经典 CPU/GPU 集成，量子-经典协同编译器自动划分计算任务，量子加速特定子问题，经典处理器处理控制流与通用计算
三维堆叠存储层
HBM4 与 CXL 内存池通过硅通孔(TSV)垂直堆叠，嵌入近存计算单元在数据所在位置直接执行运算，消除传统冯·诺依曼架构的数据搬运瓶颈
光子互连网络层
硅基光子波导替代铜互连，片上光网络实现 100Tbps/mm² 带宽密度与亚皮秒级延迟，芯片间光互连消除电互连的带宽墙与功耗墙
神经形态感知层
脉冲神经网络(SPN)硬件以事件驱动模式处理传感器数据流，仅在输入变化时激活计算，实现极低功耗的实时感知与边缘 AI 推理
可重构逻辑层
大规模 FPGA 阵列在运行时动态切换计算拓扑，同一硬件资源灵活适配 AI 推理、信号处理、密码学等多种工作负载，硬件利用率提升至 95% 以上
Comparison
行业对照
传统方案与 Candies 方案的关键技术指标对比。
| 指标 | Candies | 传统方案 |
|---|---|---|
| 计算介质 | 光子、碳纳米管、拓扑绝缘体等多介质融合，突破 1nm 物理极限 | 硅基 MOSFET/FinFET，受量子隧穿效应限制 |
| 架构范式 | 存算一体 + 近存计算 + 三维堆叠，消除内存墙与功耗墙 | 冯·诺依曼架构，CPU 与内存分离导致数据搬运瓶颈 |
| 计算模式 | 量子-经典混合 + 神经形态脉冲 + 光子模拟，事件驱动异步计算 | 确定性布尔逻辑，时钟驱动同步计算 |
| 能效比 | 光子计算 1000+ TFOPS/W，神经形态 100 TOPS/W 事件驱动 | 先进制程 1-5 TFOPS/W，受限于暗硅效应 |
| 可扩展性 | 异构计算 + 可重构逻辑 + 量子加速，工作负载自适应分配 | 多核同构扩展，受 Amdahl 定律限制 |
Roadmap
研发里程碑
从实验室验证到商用集群部署的完整研发路线图。
- 实验验证已完成
碳纳米管晶体管 1nm 工艺验证
MIT 与北京大学团队先后在 Nature 上发表碳纳米管晶体管 1nm 以下工艺的实验验证，CNTFET 在亚纳米节点展现出优于硅基 FinFET 的静电控制特性与载流子传输性能。
- 工程量产进行中
Intel Loihi 2 神经形态芯片量产
Intel Loihi 2 神经形态处理器进入量产阶段，100 万神经元规模的脉冲神经网络硬件平台面向边缘 AI 与机器人领域开放商用，能效比传统 GPU 推理提升 100 倍以上。
- 概念验证进行中
量子-经典混合处理器集成
IBM、Google 与中科院分别推进量子-经典混合处理器的芯片级集成方案，目标将 1000+ 逻辑量子比特与经典 CPU/GPU 封装在同一基板上，通过量子-经典协同编译器实现任务自动划分。
- 规模部署规划中
百亿亿次异构超算部署
基于光子互连 + 三维堆叠 + 可重构逻辑的异构超算平台实现 E 级(10¹⁸ FLOPS)算力部署，面向气候模拟、药物发现与宇宙学等重大科学问题提供计算基础设施。
Scenarios
应用场景
从数据中心到深空探测的典型应用案例。
AI 加速
大模型推理加速
光子矩阵乘法单元直接在光域完成 Transformer 注意力机制的核心运算，推理延迟降低 100 倍，能耗降低 1000 倍
边缘 AI 实时推理
神经形态芯片在传感器端实现事件驱动的实时 AI 推理，功耗仅毫瓦级，适用于无人机、自动驾驶与工业 IoT
联邦学习硬件加速
可重构计算阵列在保护数据隐私的前提下加速分布式模型训练，硬件级安全飞地确保梯度聚合的机密性
科学计算
量子化学模拟
量子-经典混合处理器精确求解多体薛定谔方程，药物分子设计与新材料发现从数年缩短至数天
气候与天体模拟
E 级异构超算以千米级分辨率运行全球气候模型，百年气候预测从月级缩短至小时级
密码学与安全
后量子密码加速
可重构逻辑阵列硬件加速格基密码(Lattice-based)与编码密码(Code-based)运算，在量子计算威胁下保障通信安全
同态加密计算
专用 ASIC 在密文域直接执行加法与乘法运算，无需解密即可处理敏感数据，隐私计算性能提升 10000 倍
Case studies
案例研究
从实验室到工程落地、从研发到产业的真实案例前后对比。
AI 加速
IBM NorthPole 神经形态芯片
IBM NorthPole 芯片采用近存计算架构，将 256 个计算核心与片上 SRAM 紧密耦合，在 ResNet-50 推理任务中实现 25 TOPS/W 的能效比，比传统 GPU 高出 25 倍。
- 之前
- 传统 GPU 推理能效约 1 TOPS/W，功耗与散热成为数据中心瓶颈
- 之后
- NorthPole 实现 25 TOPS/W，推理延迟降低一个数量级
- 25 TOPS/W 能效比
- 256 计算核心
光子计算
Lightmatter 光子互连芯片
Lightmatter 的 Passage 光子互连平台在芯片间实现 100Tbps 带宽的光互连，功耗仅为电互连的 1/10，已与多家超算中心达成合作部署协议。
- 之前
- 芯片间电互连带宽受限于 1Tbps 级，功耗占比超 30%
- 之后
- 光子互连带宽达 100Tbps，功耗降低 90%
- 100Tbps 互连带宽
- 90% 功耗降低
新型材料
中国科学院碳纳米管芯片
中科院物理所团队基于高纯度碳纳米管阵列制造出 3000 个 CNTFET 的集成电路，运行频率达 3GHz，功耗仅为同等硅基芯片的 1/3，展示了碳纳米管在后硅时代的巨大潜力。
- 之前
- 碳纳米管纯度与排列精度不足，大规模集成面临工程挑战
- 之后
- 3000 CNTFET 集成电路运行频率 3GHz，功耗降低 67%
- 3GHz 运行频率
- 67% 功耗降低
CPU Architecture
后硅时代处理器架构
光子处理器、DNA 分子处理器、量子-光子混合、神经形态脑芯片、碳纳米管与超导处理器六大技术路线。
光子计算
以光子替代电子进行信息处理的全新计算范式。硅基光子波导实现片上光逻辑与光互连，在矩阵运算、信号处理等场景中展现超越电子计算的能效与带宽优势。Lightmatter、Luminous Computing 等公司正推动光子 AI 加速器的商业化落地。
碳纳米管晶体管(CNTFET)
利用碳纳米管的一维量子限域效应构建的场效应晶体管，载流子迁移率是硅的 10 倍，关态泄漏电流仅为硅基器件的 1/100。在 1nm 以下制程节点展现出优异的静电控制能力，有望接棒 FinFET 成为主流晶体管技术。
神经形态芯片
模仿生物神经元与突触结构的脉冲神经网络(SPN)硬件实现。Intel Loihi 2 与 IBM NorthPole 等芯片采用事件驱动的异步计算模式，仅在输入变化时激活神经元，能效比传统 GPU 高出 2-3 个数量级，特别适合边缘 AI 与实时感知场景。
量子-经典混合处理器
将量子加速器(QPU)与经典 CPU/GPU 深度集成的异构计算架构。量子退火器解决组合优化问题，量子门电路用于量子模拟与密码学，经典处理器负责控制流与 I/O。量子-经典协同编译器自动划分任务，在 NISQ 时代最大化量子优势。
三维堆叠与近存计算
通过硅通孔(TSV)与混合键合技术实现多层芯片垂直堆叠，将 DRAM/HBM 与逻辑单元物理紧耦合。Processing-Near-Memory(PNM)在存储层内嵌入计算单元，数据无需长距离搬运即可就地处理，带宽提升 10-100 倍，能效提升 10-50 倍。
FAQ